aics设计 20-40万

- 定义模块（ASIC）级设计需求，完成设计文档，并且用Verilog语言实现；
- 和验证工程师合作，确定验证策略及验证方案，进行功能验证；
- 能完成代码覆盖率的分析，以及模块在芯片内的集成；
- 完成模块综合以及静态时序分析。

岗位要求
微电子、信息等相关专业本科及以上，两年以上的职位工作经验
出色的编程能力（Verilog），有使用SystemVerilog语言经验者优先；
有RAID、SSD、网络控制器设计经验者优先考虑；
具有基本的芯片后端设计知识；
熟悉FPGA设计者优先考虑；

杭州某通信ic设计公司