数字IC设计工程师 25-80万

职责描述：
-	规划SOC系统通路互联方式，系统地址空间分配，时钟架构设计；
-	开发SOC系统，设计CrossBar、BUS Adaptor, 时钟管理, IP集成；
-	编写综合SDC，STA SDC；
-	撰写绘制该详细设计架构图及其技术规格书；
-	SOC 设计集成QA (Lint, Spyglass, CDC, synthesis, STA, formal check, 覆盖率)；
-	FPGA 验证方案设计，并解决FPGA的PnR资源及Timing；
-	配合design verification及FPGA验证及数字后端流程，如FPGA debug、综合、P&R和STA相关工作。

任职要求：
-	精通AMBA BUS(AXI,ACE,CHI)等总线规范，有复杂BUS设计经验。并能根据系统特点评估开发BUS；
-	精通大型SOC系统时钟设计，且有时钟设计经验和SDC编写经验；
-	精通STA Timing分析；
-	精通 Vivado 相关FPGA工具；
-	精通 SOC系统分析技巧，并能快速定位解决问题；
-	熟悉 UPF或CPF 设计Flow；
-	硕士及以上学历，电子相关专业；
-	良好的英文阅读能力；
-	Verilog RTL coding及验证和Debug技巧。

国内领先的SSD芯片公司