可测性设计工程师 25-50万

岗位职责：  
1. 完成SOC芯片DFT设计的架构制定、实现及验证（包括MBIST, Scan, Boundary Scan, JTAG, IP test, STA等）；
2. 完成DFT pattern的生成、验证等；
3. 支持ATE工程师调试、解决芯片测试过程中的问题；
4. 研究SOC/IP先进的DFT设计架构和方法学，开发新的DFT流程；
岗位要求：
1. 电子/微电子/通信等相关专业本科及以上学历；
2. 5年及以上可测性设计工作经验；
3. 熟悉Verilog，了解IC逻辑设计流程，具备扎实的可测性设计相关理论知识；
4. 熟练使用Mentor/Synopsys平台相关EDA工具；
5. 有良好的英语阅读和书面沟通能力；
6. 熟练使用Perl/TCL编写脚本者优先。

某电子股份有限公司